作者：潘文明, 易文兵编著
出版社： 北京航空航天大学出版社
CIP号：2017086191
书号：978-7-5124-2401-2
出版地：北京
出版时间：2017.4
定价：￥39
本书介绍利用硬件描述语言（Verilog HDL）设计数字系统的方法。作者基于工作经验和教学成果，提出计数器、状态机和FIFO的三大架构；采用理论与实践相结合的方式介绍了各架构的实现步骤——八步法，并配以相应的项目实践。不仅简单的UART/SPI摄像头采集，甚至复杂的如边缘检测/SDRAM接口/软件无线电等均可采用这个设计流程。本书可作为高等院校电子工程类、自动控制类、计算机类专业教材，以及相关行业从业人员参考书。